2018年,对于电子设计自动化（EDA）是一个承前启后的特殊节点，这一年，第55届设计自动化会议（DAC 2018）在美国旧金山如期举行，如今回看，那一届DAC不仅是一场技术盛宴，更清晰地预示了未来十年芯片设计领域的范式转移。
AI的“入侵”：从辅助工具到核心引擎
如果说几年前人工智能（AI）还只是EDA展台上的概念模型，那么在DAC 2018上，机器学习已经成为了绝对的主角，无论是展商演示还是技术论坛，“AI for EDA”和“EDA for AI”的双向奔赴成为了最热话题。
当时,针对芯片布局和布线（P&R）的优化，深度学习开始被用来预测布线拥塞和时序违例，大幅缩短了传统迭代所需的时间，大会上的多个主题演讲都指出：AI不再仅仅是验证工具，它正在取代人类工程师的部分直觉判断，成为物理设计的“预言家”。 在DAC 2018的展区，几家头部EDA厂商都展示了如何利用强化学习自动调整工具参数，这标志着EDA行业正式迈入了“机器辅助设计”甚至“机器主导设计”的初期阶段。
摩尔定律放缓下的“异构”与“开源”
2018年的另一个大背景是,摩尔定律的节奏明显放缓，在DAC 2018上，单纯追求先进制程（如7nm）的热情开始被更务实的“异构集成”所取代。
-
Chiplet与小芯片生态： 会上，关于分解大型SoC、利用先进封装技术拼接“小芯片”（Chiplet）的讨论异常热烈，与会者意识到，未来的高性能计算不再依赖于单颗巨大的单一芯片，而是通过高速Die-to-Die接口连接多个成熟制程的芯粒，DAC 2018可以说是Chiplet概念从实验室走向产业共识的转折点。
-
RISC-V的崛起： 2018年也是RISC-V开源指令集架构的“爆发前夜”，在DAC的展台和研讨会上，围绕RISC-V的工具链、验证环境以及安全解决方案层出不穷，开源硬件不再是极客的玩具，而是被证实为应对芯片定制化需求、降低研发门槛的可行路径，在那一年，许多初创公司正是通过RISC-V在DAC上找到了它们的第一个企业级客户。
验证与安全的“双重焦虑”
随着芯片复杂度的指数级增长,设计验证占用了整个项目70%以上的时间，在DAC 2018上，“验证危机”成了一个高频词。
传统的仿真验证速度已无法满足需求,逻辑仿真加速与形式化验证成为各大厂商比拼的焦点。硬件安全首次被提升到了与功能验证同等的战略高度，针对近年来爆发的熔断（Meltdown）和幽灵（Spectre）漏洞，DAC 2018增设了大量关于“硬件木马检测”和“侧信道攻击防御”的专题，参会者普遍意识到：在云和边缘计算时代，硬件安全必须从设计阶段的底层介入，而不是事后补丁。
那一年的“旧金山精神”
除了技术层面的革新,DAC 2018给人的最深印象是一种“务实与狂热并存”的气氛，在Moscone Center的走廊里，随处可见拿着RISC-V开发板的极客，与讨论AI驱动EDA的资深工程师激烈交流。
展商的定位也在发生变化,传统的EDA三巨头（Synopsys、Cadence、Mentor）依然占据中心展区，但更多的初创公司开始涌现，它们专注于AI加速、3D IC设计以及光子计算等细分赛道，风险投资的目光也开始大量投向EDA领域——DDAC 2018被视为下一个“芯片独角兽”的孵化器。
时代的背影
七年后的今天,回看DAC 2018，我们发现当时那些看似前卫的概念——AI驱动设计、Chiplet生态、开源硬件、硬件安全前置——已经全部成为今天芯片行业的主流叙事。DAC 2018不像是一场遥远的会议，更像是一声发令枪。 从那一年开始，EDA行业告别了传统工具的守成时代，大步迈入了由智能计算和系统级协同创新驱动的新纪元。
如果你曾在那一年亲临现场,你会为自己见证了变革前夜的第一缕曙光而庆幸。
